多通道棘波分類系統之低功率ASIC電路設計

Abstract

本論文針對目前現有的棘波分類系統設計架構，並使用ASIC電路設計方式來實現此架構。本論文採用Nonlinear Energy Operator (NEO) 來偵測棘波，並搭配Generalized Hebbian Algorithm (GHA)演算法將偵測到的棘波進行特徵擷取。為了減少硬體資源的消耗，GHA架構中在計算調整不同組權重值時皆共享相同一塊計算電路。因此，本論文所提出的架構同時擁有較低的晶片面積，以即使用了台積電90奈米製程和對於功率消耗優化之技術，使得在功率消耗的這部分也有良好的表現。最後由於使用了多通道的訊號輸入，本論文在棘波分類系統的吞吐量能有大幅的提升。