理學院

Permanent URI for this communityhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/3

學院概況

理學院設有數學系、物理學系、化學系、生命科學系、地球科學系、資訊工程學系6個系(均含學士、碩士及博士課程),及科學教育研究所、環境教育研究所、光電科技研究所及海洋環境科技就所4個獨立研究所,另設有生物多樣性國際研究生博士學位學程。全學院專任教師約180人,陣容十分堅強,無論師資、學術長現、社會貢獻與影響力均居全國之首。

特色

理學院位在國立臺灣師範大學分部校區內,座落於臺北市公館,佔地約10公頃,是個小而美的校園,內含國際會議廳、圖書館、實驗室、天文臺等完善設施。

理學院創院已逾六十年,在此堅固基礎上,理學院不僅在基礎科學上有豐碩的表現,更在臺灣許多研究中獨占鰲頭,曾孕育出五位中研院院士。近年來,更致力於跨領域研究,並在應用科技上加強與業界合作,院內教師每年均取得多項專利,所開發之商品廣泛應用於醫、藥、化妝品、食品加工業、農業、環保、資訊、教育產業及日常生活中。

在科學教育研究上,臺灣師大理學院之排名更高居世界第一,此外更有獨步全臺的科學教育中心,該中心就中學科學課程、科學教與學等方面從事研究與推廣服務;是全國人力最充足,設備最完善,具有良好服務品質的中心。

在理學院紮實、多元的研究基礎下,學生可依其性向、興趣做出寬廣之選擇,無論對其未來進入學術研究領域、教育界或工業界工作,均是絕佳選擇。

Browse

Search Results

Now showing 1 - 3 of 3
  • Item
    多通道棘波分類系統之低功率ASIC電路設計
    (2014) 柯奇恩; KE,Chi-En
    本論文針對目前現有的棘波分類系統設計架構,並使用ASIC電路設計方式來實現此架構。本論文採用Nonlinear Energy Operator (NEO) 來偵測棘波,並搭配Generalized Hebbian Algorithm (GHA)演算法將偵測到的棘波進行特徵擷取。為了減少硬體資源的消耗,GHA架構中在計算調整不同組權重值時皆共享相同一塊計算電路。因此,本論文所提出的架構同時擁有較低的晶片面積,以即使用了台積電90奈米製程和對於功率消耗優化之技術,使得在功率消耗的這部分也有良好的表現。最後由於使用了多通道的訊號輸入,本論文在棘波分類系統的吞吐量能有大幅的提升。
  • Item
    適用於加密後資料處理的可分離及可回復的浮水印演算法則之硬體架構實現研究
    (2017) 許紘境; Hsu, Hung-Ching
    本論文為對加密後資料進行浮水印嵌入之研究。由於電腦網路科技日新月異,大家對個人隱私保密的問題也越來越受重視,雲端科技發展的興起讓我們越來越依賴使用雲端空間來儲存個人的照片、醫療影像甚至是軍事用途的照片。為了保障影像內容的隱私,影像擁有者可以在上傳的同時對影像加密,儲存到雲端上面的影像便為加密過後不可辨識的影像,再利用浮水印加密,管理者便可額外將影像資訊嵌入到加密後影像當中供其管理使用。 論文中所採用的法則為Hadamard Transform法則,具有可分離及可回復的浮水印特性。比起現有其他法則,此法則能夠達到在不破壞原始影像的前提嵌入浮水印,以及不受到圖片種類的限制而影響嵌入浮水印的數量,亦即可對加密後的影像任意嵌入大量浮水印,再分別獨立進行浮水印擷取以及影像的解密,並保證解密完的影像還原出百分之百原始影像。解決現有論文中浮水印嵌入後影像不可逆以及浮水印嵌入數量限制的問題,再將此法則以硬體架構實現。由於此法不論計算複雜度或是硬體架構複雜度均不高,硬體化處理浮水印嵌入應用在遠端伺服器管理上,能有效降低伺服器管理影像外額外處理浮水印嵌入的運算負擔,硬體處理相較於軟體,也不會因為欲嵌入的浮水印bits數的多寡而造成過多運算時間上的差異。綜合以上特性,此論文研究之硬體架構具有複雜度低、快速的處理效率,嵌入浮水印後的影像能分別擷取浮水印以及還原百分之原始影像,以及嵌入浮水印數量不受圖片種類影像與全影像覆蓋保護之優勢。
  • Item
    NEO 與 GHA 多通道棘波分類系統之低功率電路設計
    (2015) 陳映綸; Chen, Ying-Lun
    本研究旨在完成一可植入式棘波分類晶片之電路設計與合成。由於植入式晶片與大腦緊密接觸,晶片面積太大會壓迫腦部,功耗太大可能會導致腦細胞受損,不可不慎。因此在設計時,晶片的面積與功耗會成為重要考量。 本研究提出基於NEO演算法的棘波偵測器以及基於GHA演算法的特徵擷取器,配合架構上的運算單元共享,設計出高效能、低功耗、低面積的電路架構。本研究並且將電路實作於ASIC流程上,相對於FPGA開發,可更有彈性的調整晶片的面積與功耗。本研究也導入了clock gating技術,透過抑制記憶體單元的動態功耗,進一步降低晶片的耗電量。 本論文最後提出電路架構的瓶頸分析,並根據分析結果,選出數組最佳參數進行進一步的面積、功耗分析。我們證明所設計出來的晶片比起其他現有的架構,有更好的面積、功耗表現,並證明clock gating在節省功耗上起了關鍵作用。本論文也簡短討論並說明GHA作為特徵擷取演算法,與在此領域常用的PCA演算法的擷取效果相去不遠,實為一有效率之替代方案。