學位論文

Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73912

Browse

Filters

2014 - 20152

Settings

Subject: search.filters.subject.NEO

Search Results

Now showing 1 - 2 of 2
  • No Thumbnail Available
    Item
    多通道棘波分類系統之低功率ASIC電路設計
    (2014) 柯奇恩; KE,Chi-En
    本論文針對目前現有的棘波分類系統設計架構，並使用ASIC電路設計方式來實現此架構。本論文採用Nonlinear Energy Operator (NEO) 來偵測棘波，並搭配Generalized Hebbian Algorithm (GHA)演算法將偵測到的棘波進行特徵擷取。為了減少硬體資源的消耗，GHA架構中在計算調整不同組權重值時皆共享相同一塊計算電路。因此，本論文所提出的架構同時擁有較低的晶片面積，以即使用了台積電90奈米製程和對於功率消耗優化之技術，使得在功率消耗的這部分也有良好的表現。最後由於使用了多通道的訊號輸入，本論文在棘波分類系統的吞吐量能有大幅的提升。
  • No Thumbnail Available
    Item
    NEO 與 GHA 多通道棘波分類系統之低功率電路設計
    (2015) 陳映綸; Chen, Ying-Lun
    本研究旨在完成一可植入式棘波分類晶片之電路設計與合成。由於植入式晶片與大腦緊密接觸，晶片面積太大會壓迫腦部，功耗太大可能會導致腦細胞受損，不可不慎。因此在設計時，晶片的面積與功耗會成為重要考量。 本研究提出基於NEO演算法的棘波偵測器以及基於GHA演算法的特徵擷取器，配合架構上的運算單元共享，設計出高效能、低功耗、低面積的電路架構。本研究並且將電路實作於ASIC流程上，相對於FPGA開發，可更有彈性的調整晶片的面積與功耗。本研究也導入了clock gating技術，透過抑制記憶體單元的動態功耗，進一步降低晶片的耗電量。 本論文最後提出電路架構的瓶頸分析，並根據分析結果，選出數組最佳參數進行進一步的面積、功耗分析。我們證明所設計出來的晶片比起其他現有的架構，有更好的面積、功耗表現，並證明clock gating在節省功耗上起了關鍵作用。本論文也簡短討論並說明GHA作為特徵擷取演算法，與在此領域常用的PCA演算法的擷取效果相去不遠，實為一有效率之替代方案。