學位論文

Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73912

Browse

Has files: NoSubject: search.filters.subject.Post-Quantum Cryptography

Search Results

Now showing 1 - 2 of 2
  • No Thumbnail Available
    Item
    透過混合式 NTT/FFT 分段設計提升 Kyber 演算法之 Side-Channel Attack 抵抗能力
    (2025) 鄭琮達; Cheng, Tsung-Ta
    量子計算技術的快速發展使傳統公鑰加密演算法面臨潛在破解風險，後量子密碼學（Post-Quantum Cryptography, PQC）因而成為資訊安全的重要發展方向。Kyber 作為基於網格問題的代表性 PQC 演算法，雖具備強大的抗量子攻擊能力，但在硬體實作層面仍存在旁通道攻擊（Side-Channel Attack, SCA）的風險。特別是解密流程中的多項式乘法，因其執行時間高度穩定，易被攻擊者藉由時序分析推測密鑰資訊。為降低此風險，本研究提出一種結合數論變換（NTT）與快速傅立葉變換（FFT）的混合式分段運算架構，應用於 Kyber 的解密流程。該架構將多項式拆分為多段子多項式，並在每段運算中隨機選擇使用 NTT 或 FFT，使解密執行時間呈現不規律性，以干擾攻擊者的時間分析。研究以 Chipyard 開源硬體平台為基礎，整合 RISC-V 處理器與 FFT 硬體加速器，並於 Genesys2 FPGA 上進行實作與驗證。實驗結果顯示，所提出的混合式架構在不影響解密正確性的前提下，能有效增加執行時間的隨機性，並保持在可接受的硬體資源消耗範圍內。此結果證實該設計具備實作可行性及抗時間型 SCA 的潛力，為未來後量子密碼學的安全部署提供實用參考。
  • No Thumbnail Available
    Item
    Chipyard 架構之後量子密碼簽章開源平台實作與效能分析：以 SPHINCS+ 為例
    (2025) 陳昱誠; Chen, Yu-Cheng
    隨著量子計算技術的迅速進展，傳統公鑰密碼系統將面臨被破解的潛在風險。SPHINCS+ 是一種基於雜湊函數的後量子數位簽章演算法，具備對量子計算攻擊的抵抗能力。SPHINCS+ 演算法允許私鑰重複使用且無需追蹤使用次數，兼具高度安全性與可預測性，特別適合應用於對資訊安全具有高度要求的嵌入式裝置。然而，SPHINCS+ 本身計算過程複雜且速度慢，對於資源受限系統構成明顯的效能瓶頸。 為解決此問題，本研究採用開源 RISC-V SoC 設計平台 Chipyard，整合 Rocket Core 處理器與 RoCC（Rocket Custom Coprocessor）硬體協同處理器介面， 導入 SHA3 開源硬體加速器以提升關鍵雜湊運算效率，實現 RISC-V 後量子密碼 硬體架構。系統架構中結合 SPHINCS+ 中的三種簽章演算法：FORS、WOTS+ 與 多層 Merkle Tree，進行軟硬體整合設計，聚焦於 SHA3 雜湊運算之硬體加速優化。 實驗結果顯示所提出的硬體加速設計可顯著降低 SPHINCS+ 簽章生成與驗證延 遲，同時透過參數集調整，使其更適用應用於嵌入式系統實際部署，達成高效且安 全之後量子密碼簽章實作。