教師著作

Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/31266

Browse

Subject: search.filters.subject.光輔助電化學蝕刻

Search Results

Now showing 1 - 5 of 5
  • No Thumbnail Available
    Item
    高深寬比光輔助電化學蝕刻技術應用於微光開關之研製
    (2004-07-01) 楊啟榮
    本研究計畫將發展低成本之光輔助電化學蝕刻(ECE)技術，應用於具高深寬比矽微結構之製作，並利用改變光照強度與電流密度等實驗條件，達到微光機電結構之製作，以取代高成本的感應耦合電漿離子蝕刻(ICP-RIE)製程技術。由實驗的結果顯示，本研究已順利自行開發電化學蝕刻高深寬比孔洞所需之設備，並利用此設備得到最佳之製程參數，蝕刻所得結構之深寬比超過70以上，除此之外，並在蝕刻液中添加自行開發之添加劑，使孔洞側壁結構具更佳之粗糙度，其有非常顯著的效果。最後透過蝕刻時間的增加，使孔洞深度加深，使其能夠達到貫穿晶片及符合晶圓級封裝之需求。
  • No Thumbnail Available
    Item
    奈米級結構陣列製作技術應用於高效能電池元件之研製
    (2008-10-24) 楊啟榮
    本計劃提出結合自組裝奈米球微影(self-assembednanospherelithography,SANL)以及光輔助電化學蝕刻(photo-assistedelectrochemicaletching,PAECE)兩項技術，在矽晶片表面製作高深寬比的奈米孔洞陣列結構，並用於降低矽晶片的反射效率。實驗結果顯示SANSL能於矽晶片上定義出完整排列的陣列圖形。所完成的奈米級孔洞陣列結構，其蝕刻深度約為6.2μm，直徑約為90nm，即孔洞的深寬比可達約68:1。調變蝕刻電壓可以使奈米級孔洞陣列，轉變成奈米柱狀陣列結構，而當使用2V的蝕刻電壓時，能夠產生高度1μm，直徑為100nm，深寬比為10:1的奈米柱狀陣列。矽晶片表面經過粗化(texture)處理後可降低晶片表面的反射率，以增加矽質太陽能電池的發電效率。在200nm-890nm波長範圍內矽晶片的平均加權反射率為40.2%。未經過SANSL而只經過5分鐘的PAECE蝕刻後，加權平均反射效率降低為5.16%；然而，經過SANSL以及5分鐘的PAECE蝕刻後，加權平均反射效率可降低為1.73%。此外，當奈米級孔洞陣列結構表面再鍍上200Å的siliconnitride後，加權平均反射率可更進一步降低為0.878%。本論文所提出的新型製程技術，除具有低成本優勢外，所完成的奈米級孔洞陣列結構更可實際應用於單晶矽太陽能電池之抗反射結構。
  • No Thumbnail Available
    Item
    奈米孔洞陣列製作技術應用於抗反射層研製
    (2008-11-08) 黃茂榕; 楊啟榮; 邱源成; 李榮宗
    矽晶片表面經過粗化處理後可降低晶片表面的反射率，以增加矽質太陽能電池的發電效率。本研究提出結合自組裝奈米球微影(self-assembed nanosphere lithography, SANL)以及光輔助電化學蝕刻 (photo-assisted electrochemical etching, PAECE)兩項技術，在矽晶片表面製作高深寬比的奈米孔洞陣列結構，用於降低矽晶片的反射效率。實驗結果顯示所完成的奈米級孔洞陣列結構，其蝕刻深度約為6.2 μm，直徑約為90 nm，即孔洞的深寬比可達約68:1。在380 nm-890 nm波長範圍內矽晶片的平均反射率為40.2 %。經過SANSL以及5分鐘的PAECE蝕刻後，平均反射效率可降低為1.73 %。本論文所提出的新型製程技術，除具有低成本優勢外，所完成的奈米級孔洞陣列結構更可實際應用於單晶矽太陽能電池之抗反射結構。
  • No Thumbnail Available
    Item
    超低反射率之抗反射矽結構研製
    (2008-11-09) 楊啟榮; 羅嘉佑; 黃茂榕; 李幸憲; 趙偉迪
    本研究以自行開發之光輔助電化學蝕刻(photo-assisted electrochemical etching, PAECE) 系統，對矽材料進行電化學蝕刻，形成具有陣列性質之表面結構，且不需沉積抗反射膜，即可大幅降低其表面之反射率。未來可望應用於矽基太陽能電池之抗反射結構，進而提升電池之光電轉換效率。此技術之開發有設備與製程成本低、可批次生產、良率高，且與半導體製程相容性高等特點。由實驗結果已證實，在光波長200-850 nm的範圍下，拋光矽表面之反射率約為38.32%，經由光輔助電化學蝕刻製程5 hr所形成之多孔矽表面，可得到反射率約為0.57%。若將蝕刻時間縮短為2 hr，並將矽表面蝕刻形成孔洞陣列，可得更低之反射率約為0.43%。以此技術進行矽基穿孔之製程，穿孔陣列結構之反射率仍約為0.42-0.43%。本研究證明以光輔助電化學蝕刻技術能製備低成本且超低反射率之抗反射結構，若應用於太陽能電池方面，對太陽能電池之普及化將有極大的助益。
  • No Thumbnail Available
    Item
    新型高深寬比奈米孔洞陣列製作技術
    (2005-11-25) 楊啟榮; 黃茂榕; 湯杜翔; 劉榮德
    本研究結合奈米球微影以及光輔助電化學蝕刻兩項技術之優點，用於製作高深寬比的奈米孔洞陣列。實驗的結果証實利用旋轉塗佈搭配震盪塗佈的方式，可將奈米球規則地排列於矽基板上，並且定義出單層與雙層奈米等級的圖案。而在光輔助電化學蝕刻的實驗中，証實了在添加界面活性劑的作用下，蝕刻液的接觸角可降低至 15度，具有超親水性的特性，並大幅改善擴孔現像，使得奈米級的高深寬比孔洞能夠輕易的產生。當使用1 V的蝕刻電壓與HF 濃度2.5wt%的蝕刻液，經過12.5分鐘的蝕刻後，能夠產生高度6.2μm，直徑為90nm 的高深寬比之奈米級孔洞，而孔洞的深寬比約為68:1。