利用可程式化系統晶片完成動態影像編碼之區塊比對快速FPGA雛型化設計

Abstract

由於在動態影像編碼系統中，通常以區塊比對電路來實現移動估測，若以傳統的晶片設計方式來設計區塊比對電路，在對所設計的區塊比對電路進行測試時會遇到一些麻煩，因為設計者常會需要用大量動態影像來測試晶片中的區塊比對電路是否計算正確，並希望能觀看所估測的畫面，設計者必須撰寫複雜的Testbench才能進行模擬，而且無法即時觀測真實電路所估測出的影像畫面，若想要量測真實晶片中的區塊比對電路對於動態影像的估測的結果，可能還必須使用邏輯分析儀和訊號產生器，來處理晶片上許多複雜的腳位的輸出入，可想而知，在測試的過程中會遭遇到許多負擔；因此在本篇論文中，本論文提出了一個採用SOPC（System-on-Programmable Chips）可程式化系統晶片設計方式的系統平台，利用FPGA（Field Programmable Gate Array）合成區塊比對電路，利用快速雛形化的設計，並且透過乙太網路傳送大量動態影像來測試FPGA之中的區塊比對電路，不用撰寫複雜的Testbench，而且可以即時觀測真實的區塊比對電路所估測出的影像畫面，減輕以傳統晶片設計方式的負擔，而且在我們提出的系統平台上，也可以彈性更換不同的區塊比對電路進行測試。