應用於3D數位全像重建系統之記憶體存取電路設計

Abstract

本論文目的為使用FPGA(Field Programmable Gate Array)平台設計實現可有效存取SDRAM(Synchronous Dynamic Random Access Memory)資料之硬體電路，並應用於3D數位全像重建系統。本系統使用DDR III(Double Data Rate III)1600 SDRAM(Synchronous Dynamic Random Access Memory)，並使用突發模式(Burst Mode)進行資料傳輸；本電路擬在資料匯流排有限情況下，連續存取DDR III SDRAM的資料傳至系統內部記憶體(On-Chip Memory)，改善一般無法存取大量記憶體頻寬之系統架構，並透過硬體實作降低韌體設計複雜度以及內部記憶體資源消耗。 在數位全像重建系統進行全像重建過程中，需要儲存大量影像資料於外部記憶體(DDR III 1600 SDRAM)，而若直接由中央處理器(Central Processing Unit, CPU)存取外部記憶體資料則需耗費大量時間，因此需要直接記憶體存取(Direct Memory Access ; DMA)技術將外部記憶體資料傳輸至系統存取延遲較短之內部記憶體來解決此問題。 本系統之全像重建流程主要使用DDR III 1600 SDRAM作為影像資料儲存裝置，並使用直接記憶體存取技術將龐大影像資料從外部記憶體搬運至系統內部記憶體，而後使用菲涅耳轉換(Fresnel Transform)進行不連續相位重建，並使用餘弦轉換(Discrete Cosine Transform)進行相位展開、還原物體之真實連續相位，再根據重建之影像進行數值評估(Normalized Variance)，以最高清晰度作為重建之焦距並進行正確焦距之重建，並提供新的自動對焦搜尋方式於系統中。 透過本系統於FPGA上與一般無法利用高記憶體頻寬之系統架構做兩者之間的比較，可得知本系統於不同記憶體間傳輸資料速度有顯著的提升，且使用新的焦距搜尋方式有效降低全像重新載入的次數，進而減少記憶體存取次數，降低系統整體消耗時間。