以Chipyard為基礎的SoC設計平台FPGA實現之研究
| dc.contributor | 黃文吉 | zh_TW |
| dc.contributor | Hwang, Wen-Jyi | en_US |
| dc.contributor.author | 黃維熙 | zh_TW |
| dc.contributor.author | Huang, Wei-Hsi | en_US |
| dc.date.accessioned | 2023-12-08T08:02:33Z | |
| dc.date.available | 2022-08-25 | |
| dc.date.available | 2023-12-08T08:02:33Z | |
| dc.date.issued | 2022 | |
| dc.description.abstract | 近年來在軟體上的AI加速器發展越來越多元化，並且在硬體上也有一些的發展及實現，而硬體AI加速器的優勢在於對特定資料格式做運算可以大幅提升速度，僅需使用資料流的方式就可以實現。本論文針對柏克萊大學提出的硬體開源框架Chipyard，提出一個硬體建構的流程，將RISC-V為基礎的CPU搭配AI硬體加速器整合於FPGA平台，並且完善RISC-V軟體開機流程，讓我們可以通過硬體建構流程調整所需的硬體資源，做出客製化的硬體電路，快速的去對CPU及AI硬體加速器於FPGA開發板上做有效的效能評估。 | zh_TW |
| dc.description.abstract | none | en_US |
| dc.description.sponsorship | 資訊工程學系 | zh_TW |
| dc.identifier | 60947001S-42062 | |
| dc.identifier.uri | https://etds.lib.ntnu.edu.tw/thesis/detail/637f4074662408ddb0312a9b3d655808/ | |
| dc.identifier.uri | http://rportal.lib.ntnu.edu.tw/handle/20.500.12235/121559 | |
| dc.language | 中文 | |
| dc.subject | none | zh_TW |
| dc.subject | FPGA | en_US |
| dc.subject | SoC | en_US |
| dc.subject | Chipyard | en_US |
| dc.title | 以Chipyard為基礎的SoC設計平台FPGA實現之研究 | zh_TW |
| dc.title | Research on FPGA Implementation of Chipyard-based SoC Design Platform | en_US |
| dc.type | etd |
Files
Original bundle
1 - 1 of 1
No Thumbnail Available
- Name:
- 202200042062-104368.pdf
- Size:
- 5.27 MB
- Format:
- Adobe Portable Document Format
- Description:
- etd