摺積神經網路全連結層FPGA實現之研究

Simple item page
dc.contributor吳榮根zh_TW
dc.contributor黃文吉zh_TW
dc.contributorWu, Jung-Genen_US
dc.contributorHwang, Wen-Jyien_US
dc.contributor.author紀凱文zh_TW
dc.contributor.authorJi, Kai-Wunen_US
dc.date.accessioned2019-09-05T11:12:34Z
dc.date.available2016-08-24
dc.date.available2019-09-05T11:12:34Z
dc.date.issued2016
dc.description.abstract本論文旨在於FPGA ( Field Programmable Gate Array ) [1] [2]平台設計實現全連結架構，並與摺積神經網路結合，成為高速的人工視覺辨識系統。 本論文之基礎建立於類神經網路之全連結的使用，除了將全連結硬體化之外，並與具有即時運算的能力摺積神經網路(Convolutional Neural Network)整合。現存的摺積神經網路系統大多以GPU實現，雖具有高速的運算，但同時也擁有高功率消耗等缺點。雖然以FPGA為主之設計可有效降低功率消耗，但也有許多可改善之處。首先是在運算過程中會產生許多的中繼結果，這會使記憶體增加儲存資料之負擔；其次是現有硬體實現之架構僅具焦於摺積神經網路內的摺積層架構，往往忽略了其他重要架構像是全連接層(Fully-Connected Layer)之設計，根據上述原因導致無法實現高速及高準確度之人工視覺系統。 本系統採用全連結架構做為硬體實現，此架構大致上可分為2個全連結層，利用將這2個層級硬體化，進而實現高速的全連結運算。除了實現高速運算之外，為了提高此系統的辨識率，將以此架構與摺積神經網路整合，使辨識率大幅增加。此系統通常應用於字元及人臉辨識，透過我們的實驗結果顯示此架構適合使用於需要高速運算、高準確度、高可攜度、低功率消耗等的人工視覺辨識系統之應用程式。zh_TW
dc.description.sponsorship資訊工程學系zh_TW
dc.identifierG060347040S
dc.identifier.urihttp://etds.lib.ntnu.edu.tw/cgi-bin/gs32/gsweb.cgi?o=dstdcdr&s=id=%22G060347040S%22.&%22.id.&
dc.identifier.urihttp://rportal.lib.ntnu.edu.tw:80/handle/20.500.12235/106420
dc.language中文
dc.subject類神經網路zh_TW
dc.subject全連結zh_TW
dc.subject摺積神經網路zh_TW
dc.subjectFPGAen_US
dc.title摺積神經網路全連結層FPGA實現之研究zh_TW
dc.titleThe FPGA Implementation of Fully-connected Layers of Convolutional Neural Networksen_US

Files

Original bundle
Now showing 1 - 1 of 1
No Thumbnail Available
Name:
060347040s01.pdf
Size:
2.26 MB
Format:
Adobe Portable Document Format
Download

Collections

學位論文