在NoC上實現OSort演算法之硬體架構設計 Hardware Implementation for Spike Sorting Based on NoC with OSort Algorithm

Date
2014
Authors
徐雅姿
Journal Title
Journal ISSN
Volume Title
Publisher
Abstract
本論文針對棘波分類法則實現一套硬體架構,以提供大量資料快速運算。棘波排序是研究生物大腦及發展腦機介面(BMI, Brain Machine Interface)的基礎,棘波排序主要分為三個步驟:棘波偵測、特徵擷取以及分群,棘波分類則包含特徵擷取與分群部分,本論文採用OSort演算法將棘波偵測所採集到的數位訊號進行分類。   OSort演算法是一個模板比對(Template Matching)的非監督式分群法則,與其他棘波分類演算法相比,如PCA和K-means、小波轉換和SPC、GHA和FCM等等,不需做複雜的降低資料維度(Dimensionality Reduction)運算,更適用於即時分類;不用以分類指標(Cluster Validity Index)來計算最佳群集數,即可自動決定群集個數;不若於其他演算法需要一段時間的離線訓練(Offline Training),可立刻獲得棘波分類結果。   本論文保留OSort演算法核心的概念,簡化較消耗硬體資源的設計,並適用於多數的採樣數據做高速運算,透過Altera公司的系統開發工具使用NoC(Network on Chip)架構,實現並驗證於現場可程式化邏輯閘(FPGA, Field Programmable Gate Array)上,實驗結果證明,本論文所提出的棘波分類硬體架構具有一定精確度及高速運算的優點。 關鍵字: 可程式化系統晶片、棘波分類、OSort、FPGA、NoC
Description
Keywords
可程式化系統晶片, 棘波分類, 及時排序, 現場可程式化邏輯閘, 系統晶片, Sopc, Spike Sorting, OSort, FPGA, Noc
Citation
Collections