以非監督式類神經網路實現高維度平行計算之主成分分析的硬體架構實現
dc.contributor | 黃文吉 | zh_TW |
dc.contributor | Wen-Jyi Hwang | en_US |
dc.contributor.author | 林坤宏 | zh_TW |
dc.contributor.author | Kun-Hong Lin | en_US |
dc.date.accessioned | 2019-09-05T11:39:53Z | |
dc.date.available | 2014-8-25 | |
dc.date.available | 2019-09-05T11:39:53Z | |
dc.date.issued | 2011 | |
dc.description.abstract | 本論文針對主成分分析(Principle Components Analysis, PCA)提出一個以Generalized Hebbian Algorithm (GHA)為基礎的高維度平行計算之硬體架構。 我們希望利用硬體的特性來達到平行計算能力,進而加速運算效能,同時希望透過擷取高維度的特徵向量來取得較好的分類成功率,在突觸權重向量更新單元,將原本m筆的資料切割成b等分,重複利用q份硬體電路來運算b次,即m=q×b,m指的是訓練資料的維度,b指的是我們將資料切割成幾等分,q指的是每一等分的資料量,如此一來就可達到硬體共享的機制,也將記憶單元共享給不同的計算元件使用,因此可以降低面積成本(Area Cost),也能實現較高維度的硬體架構。 我們將硬體電路實作在可程式化系統晶片(System on a Programmable Chip,SOPC)的平台中,並且利用此平台來測試與驗證實驗數據,根據實驗結果來證明我們所提出的硬體架構,是具有較好的分類成功率及較低的硬體資源消耗,也與軟體做時間測量比較,來驗證硬體的加速效能。 | zh_TW |
dc.description.sponsorship | 資訊工程學系 | zh_TW |
dc.identifier | GN0698470556 | |
dc.identifier.uri | http://etds.lib.ntnu.edu.tw/cgi-bin/gs32/gsweb.cgi?o=dstdcdr&s=id=%22GN0698470556%22.&%22.id.& | |
dc.identifier.uri | http://rportal.lib.ntnu.edu.tw:80/handle/20.500.12235/106862 | |
dc.language | 中文 | |
dc.subject | 主成分分析 | zh_TW |
dc.subject | 可程式化系統晶片 | zh_TW |
dc.subject | PCA | en_US |
dc.subject | GHA | en_US |
dc.subject | SOPC | en_US |
dc.subject | FPGA | en_US |
dc.title | 以非監督式類神經網路實現高維度平行計算之主成分分析的硬體架構實現 | zh_TW |
dc.title | Hardware Implementation of Principal Component Analysis for High-Dimensional Parallel Computing by Unsupervised Neural Network | en_US |