應用於棘波分類之棘波偵測硬體架構 在FPGA之實現

應用於棘波分類之棘波偵測硬體架構在FPGA之實現

dc.contributor	黃文吉	zh_TW
dc.contributor	Wen-Jyi Hwang	en_US
dc.contributor.author	吳國璿	zh_TW
dc.contributor.author	KOU-HSUAN,WU	en_US
dc.date.accessioned	2019-09-05T11:16:44Z
dc.date.available	2016-8-26
dc.date.available	2019-09-05T11:16:44Z
dc.date.issued	2013
dc.description.abstract	本論文的目的是提出一個應用在有雜訊的環境下進行即時棘波偵測之新型VLSI架構。此架構是基於 nomalized correlator 的設計，用以提升偵測效能。在計算正規化關聯值 (correlation) 之前，我們會先將棘波序列中的區段(segment)做單位化 (nomalized) 的計算，這樣做可以讓我們計算出來的正規化關聯值不受棘波序列訊號的大小及雜訊大小的干擾，皆在一個範圍值內。這樣一來，即使我們在SNR變低的環境下，也可以很容易選擇一個閥值(threshold)有效的進行棘波偵測。	zh_TW
dc.description.sponsorship	資訊工程學系	zh_TW
dc.identifier	GN060047029S
dc.identifier.uri	http://etds.lib.ntnu.edu.tw/cgi-bin/gs32/gsweb.cgi?o=dstdcdr&s=id=%22GN060047029S%22.&%22.id.&
dc.identifier.uri	http://rportal.lib.ntnu.edu.tw:80/handle/20.500.12235/106547
dc.language	中文
dc.subject	棘波偵測	zh_TW
dc.subject	FPGA	en_US
dc.subject	Normalized Correlator	en_US
dc.title	應用於棘波分類之棘波偵測硬體架構在FPGA之實現	zh_TW

Now showing 1 - 1 of 1