Please use this identifier to cite or link to this item: http://rportal.lib.ntnu.edu.tw:80/handle/20.500.12235/111713
Title: 低面積BWNN積體電路設計及應用於人臉辨識之研究
Low-area-cost BWNN Hardware Architectures and Applications to Face Recognition
Authors: 黃文吉
Hwang, Wen-Jyi
張茗雅
Chang, Ming-Ya
Keywords: 人工智慧
類神經網路
摺積類神經網路
二元化類神經網路
人臉辨識
FPGA
Partial output accumulation
Issue Date: 2019
Abstract: 人工智慧議題在近幾年來竄起,以及類神經網路的快速發展,使得我們的生活逐漸加入了類神經網路的應用,例如:股價預測、語音辨識、人臉辨識,尤其在APPLE公司推出了加入臉部辨識的手機機型後,帶給人們更多的便利性,也讓人臉辨識議題得到更多的關注。 然而裝載在行動裝置上勢必需要低功率且不能使用太多的硬體資源,因此本論文的研究目的是設計低面積電路於FPGA上實作人臉辨識。不過利於圖像辨識的摺積神經網路是利用浮點數做運算,這會造成硬體的消耗資源上升,為此本論文使用二元化類神經網路來實現人臉辨識,藉由量化模型的方式下降硬體面積,二元化類神經網路相較於摺積神經網路辨識率是較低的,於是本論文捨棄使用量化活化函數只保留量化參數,簡稱BWNN(Binarized Weights Neural Networks),以此可以達到與摺積神經網路相匹敵的辨識效能。 本論文亦設計Partial output架構,此能更加降低硬體的消耗資源,依實驗結果顯示,本論文能兼具低面積、低消耗功率且又有著高辨識率的優點,因此可以在更小的晶片上實現人臉辨識系統,使得在生活中能更被廣泛應用。
URI: http://etds.lib.ntnu.edu.tw/cgi-bin/gs32/gsweb.cgi?o=dstdcdr&s=id=%22G060647054S%22.&
http://rportal.lib.ntnu.edu.tw:80/handle/20.500.12235/111713
Other Identifiers: G060647054S
Appears in Collections:學位論文

Files in This Item:
File SizeFormat 
060647054s01.pdf4.71 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.