Please use this identifier to cite or link to this item: http://rportal.lib.ntnu.edu.tw:80/handle/20.500.12235/106346
Full metadata record
DC FieldValueLanguage
dc.contributor黃文吉zh_TW
dc.contributor.author林建旻zh_TW
dc.date.accessioned2019-09-05T11:11:10Z-
dc.date.available2020-08-17
dc.date.available2019-09-05T11:11:10Z-
dc.date.issued2015
dc.identifierG060247006S
dc.identifier.urihttp://etds.lib.ntnu.edu.tw/cgi-bin/gs32/gsweb.cgi?o=dstdcdr&s=%22http://etds.lib.ntnu.edu.tw/cgi-bin/gs32/gsweb.cgi?o=dstdcdr&s=id=%22G060247006S%22.&%22.id.&
dc.identifier.urihttp://rportal.lib.ntnu.edu.tw:80/handle/20.500.12235/106346-
dc.description.abstract本論文針對特徵分類法則實現一套硬體架構,可快速辨認出特徵加以分類。採用的法則是廣義迴歸類神經網路(General Regression Neural Network,GRNN)為監督式學習法則,與其它分類演算法相比,如RBFN (Radial Basis Function Network, RBFN)需要一段時間離線訓練,因此無法適用於即時分類,相較之下GRNN不需要離線訓練且學習速度快,可立刻獲得分類結果。 本論文GRNN法則是以浮點數格式(Floating-point)為基礎實現並驗證現場可程式化邏輯閘(FPGA, Field Programmable Gate Array)上,在一些文獻中於FPGA已實現GRNN法則,但它們電路面積與訓練資料個數成正比,故資源消耗(area cost)量是很可觀的,相較之下本論文設計的電路面積不會與訓練資料的個數成正比,所以在資源消耗方面佔有一定的優勢。此外,文獻中所提出的GRNN法則是以固定點格式(Fixed-point)實現硬體電路,分類的精確度比本電路設計的浮點數格式低,綜合上述所提到的觀點,本電路具有學習速度快、可用於即時分類、資源消耗低,以及分類精確度高的優點。zh_TW
dc.description.sponsorship資訊工程學系zh_TW
dc.language中文
dc.subjectFPGAzh_TW
dc.subject類神經網路zh_TW
dc.subject特徵分類zh_TW
dc.title以FPGA實現GRNN演算法之特徵分類硬體系統zh_TW
dc.titleThe Implementation of GRNN-based Feature Classification System Based on FPGAen_US
Appears in Collections:學位論文

Files in This Item:
There are no files associated with this item.


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.