理學院
Permanent URI for this communityhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/3
學院概況
理學院設有數學系、物理學系、化學系、生命科學系、地球科學系、資訊工程學系6個系（均含學士、碩士及博士課程），及科學教育研究所、環境教育研究所、光電科技研究所及海洋環境科技就所4個獨立研究所，另設有生物多樣性國際研究生博士學位學程。全學院專任教師約180人，陣容十分堅強，無論師資、學術長現、社會貢獻與影響力均居全國之首。
特色理學院位在國立臺灣師範大學分部校區內，座落於臺北市公館，佔地約10公頃，是個小而美的校園，內含國際會議廳、圖書館、實驗室、天文臺等完善設施。
理學院創院已逾六十年，在此堅固基礎上，理學院不僅在基礎科學上有豐碩的表現，更在臺灣許多研究中獨占鰲頭，曾孕育出五位中研院院士。近年來，更致力於跨領域研究，並在應用科技上加強與業界合作，院內教師每年均取得多項專利，所開發之商品廣泛應用於醫、藥、化妝品、食品加工業、農業、環保、資訊、教育產業及日常生活中。
在科學教育研究上，臺灣師大理學院之排名更高居世界第一，此外更有獨步全臺的科學教育中心，該中心就中學科學課程、科學教與學等方面從事研究與推廣服務；是全國人力最充足，設備最完善，具有良好服務品質的中心。
在理學院紮實、多元的研究基礎下，學生可依其性向、興趣做出寬廣之選擇，無論對其未來進入學術研究領域、教育界或工業界工作，均是絕佳選擇。
Browse
46 results
Search Results
Item 以矩陣乘法為基礎應用硬體加速器於一維卷積計算之研究(2022) 鄭博升; Cheng, Po-Sheng隨著電腦計算能力的提升，人工智慧得以受惠於大量的卷積計算來取得資料的特徵，使電腦可以幫我們處理各種複雜的任務。在提升卷積計算的速度的研究中，以矩陣乘法來實作卷積計算是常見的一種方式。本論文針對一維的卷積計算，提出一種矩陣排列的方式，將一維卷積計算得以用矩陣乘法來達成，並且進一步的使用通用型硬體加速器，來大幅提升矩陣乘法的計算效能。將本論文的方法應用於神經網路模型，並佈署在FPGA開發版上，經過實驗的驗證，我們可以精準的產出計算結果，並且加速整體神經網路模型的計算效能。Item 以Chipyard為基礎的SoC設計平台FPGA實現之研究(2022) 黃維熙; Huang, Wei-Hsi近年來在軟體上的AI加速器發展越來越多元化，並且在硬體上也有一些的發展及實現，而硬體AI加速器的優勢在於對特定資料格式做運算可以大幅提升速度，僅需使用資料流的方式就可以實現。本論文針對柏克萊大學提出的硬體開源框架Chipyard，提出一個硬體建構的流程，將RISC-V為基礎的CPU搭配AI硬體加速器整合於FPGA平台，並且完善RISC-V軟體開機流程，讓我們可以通過硬體建構流程調整所需的硬體資源，做出客製化的硬體電路，快速的去對CPU及AI硬體加速器於FPGA開發板上做有效的效能評估。Item 基於臉部偵測及CNN模型之硬體臉部辨識系統(2019) 謝斯宇; Xie, Si-Yu本論文透過FPGA(Field Programmable Gate Array)的特性，如運算速度快、功率消耗低以及可攜性高等，來實現基於簡單CNN Model LeNet-5的人臉即時辨識系統。 LeNet-5是簡單的CNN Model，對於複雜背景的影像有著極低的辨識率，為了改善其缺點，有兩種作法。第一，使用較為複雜的CNN Model如VGG-Net16等，第二，新增額外的前處理人臉偵測方式來改善。 如果使用較為複雜的CNN，在現有基於複雜的CNN電路絕大多數是使用PE (Process Element)Array的架構，每層電路共享相同的運算單元，而這種方法會造成一些問題，硬體資源消耗高、硬體設計複雜以及Latency長等問題。所以本論文是使用較為簡單的CNN來設計電路，根據軟體模型不同層的特性去做不同的設計，藉由改善電路的架構，使得每一層電路部分重疊的方式，提升電路平行計算的能力，進而提高電路的運算速度。 本論文使用簡單的CNN電路搭配人臉偵測的方式，來實現即時人臉辨識系統，不僅辨識率足以跟複雜的CNN匹敵之外，更重要的是我們只需花成本低的硬體規格就能實現實際的應用，如手機上的APP人臉解鎖功能以及家庭人臉辨識等應用，符合普及計算(Pervasive Computing)的概念。Item LSTM 法則應用於連續手勢辨識之研究──手勢辨識系統軟體與硬體於 FPGA 實作(2020) 鄧凱中; Teng, Kai-Chung本論文考量現實應用的方便性與實際應用，選擇現場可程式邏輯門陣列(Field Programmable Gate Array, FPGA)來硬體電路實現，並對電路運算單元參數化，以應變需求的變化。而演算法使用長短期記憶(Long Short-Term Memory,LSTM) [1]來訓練模型與手勢辨識。 LSTM 作為設計電路之模型，跟傳統遞歸神經網路(Recurrent Neural Networks, RNN) [2]不同的是，RNN 同一時間點 t 的輸入都在同一層面，將上一層的輸出當作下一層的輸入，但時間點 t 產生的梯度在往後傳遞幾層後就消失為一大難題。而 LSTM 使用 Input Gate、Output Gate 與 Forget Gate 三個控制閘成功的解決時間軸上梯度消失的問題，因此選擇 LSTM 為本論文的演算法則。 LSTM 模型以 Keras [3]平台來訓練與驗證，辨識率高達 98%。本論文的訓練與辨識資料庫使用擁有陀螺儀跟加速器的手機做為 Sensor 來收集手勢資料，並收集本實驗室多人的動作為資料庫，並對資料做圖形化來篩選優良的訓練資料。圖形或者影像辨識需要瞭解艱深且複雜的公式，還必須有能力編碼將公式實踐出來，對手勢的辨識如果使用傳統影像辨識的方法將會增加運算的時間、大量的運算資源消耗與記憶體儲存空間的需求。本論文分別使用手機陀螺儀與加速器的 X、Y、Z 軸數據為訓練資料，與傳統的影像辨識相比，差別為輸入資料每一筆的維度變成一維，節省硬體儲存資源與運算的複雜度。Item 低面積BWNN積體電路設計及應用於人臉辨識之研究(2019) 張茗雅; Chang, Ming-Ya人工智慧議題在近幾年來竄起，以及類神經網路的快速發展，使得我們的生活逐漸加入了類神經網路的應用，例如：股價預測、語音辨識、人臉辨識，尤其在APPLE公司推出了加入臉部辨識的手機機型後，帶給人們更多的便利性，也讓人臉辨識議題得到更多的關注。 然而裝載在行動裝置上勢必需要低功率且不能使用太多的硬體資源，因此本論文的研究目的是設計低面積電路於FPGA上實作人臉辨識。不過利於圖像辨識的摺積神經網路是利用浮點數做運算，這會造成硬體的消耗資源上升，為此本論文使用二元化類神經網路來實現人臉辨識，藉由量化模型的方式下降硬體面積，二元化類神經網路相較於摺積神經網路辨識率是較低的，於是本論文捨棄使用量化活化函數只保留量化參數，簡稱BWNN(Binarized Weights Neural Networks)，以此可以達到與摺積神經網路相匹敵的辨識效能。 本論文亦設計Partial output架構，此能更加降低硬體的消耗資源，依實驗結果顯示，本論文能兼具低面積、低消耗功率且又有著高辨識率的優點，因此可以在更小的晶片上實現人臉辨識系統，使得在生活中能更被廣泛應用。Item 以GHA實現快速主成分分析之硬體設計(2012) 林秀菊; Shiow-Jyu Lin本論文為實現快速主成分分析之硬體，提出三種GHA的硬體架構，分別為達成高速計算及最少的硬體資源消耗為目的。在高速計算的架構，所有主成分值計算與突觸權重值之更新，皆使用專屬的電路作並行之運算。對於高維度訓練資料之適用架構，以所有主成分值計算共用一個主成分計算電路輪流完成計算，並將訓練資料區塊化方式逐步更新每個神經元的突觸權重值。所有實現的硬體架構訓練取得之權重向量，應用在紋理的分類。Item 以Kernel為基礎之模糊分群演算法硬體架構實現(2012) 歐浩聲; Ou, Hao-Sheng本論文根據文獻[12]以及文獻[17]，以此兩則文獻中提到的FCM-SC分群演算法的硬體架構和KFCM演算法的硬體架構為基礎，實作以非線性高斯核函式為核距離計算之KFCM[12] 再加上空間資訊[17] 後的分群演算法硬體電路，具有管線化以及可以同時計算所有分群之權重係數的能力。此架構改良了以往KFCM分群演算法對於有雜訊的資料做分群的問題，並且配合KFCM本身可以對非線性資料分群效果較好的能力，所以能夠廣泛地使用在許多的分群資料上，並且都有良好的辨識率。本論文使用FPGA實現我們提出的硬體架構，並使用人工雜訊圖片作為實驗測試資料。實驗結果顯示本架構對於有雜訊的非線性資料分群效果確實較KFCM佳，且架構簡單提供了日後高度的延伸性。Item 以菲涅耳轉換及相位展開為基礎之數位全像顯微鏡在FPGA上之實現(2012) 莊子昕本論文旨在提出一硬體架構可以將數位全像片還原成原始影像相位圖，此硬體架構適用於嵌入式的數位全像顯微鏡(Digital Holographic Microscopy, DHM)系統，能夠加快運算來即時取得正確的還原全像影像。 本硬體架構採用皆以快速傅立葉轉換(FFT)為基礎的菲涅耳轉換搭配相位展開法則演算法來達到全像圖重建的目的。其中快速傅立葉轉換為高複雜度計算，對於一些需要即時顯示還原影像的應用往往會遇到很大的困難，因此本論文使用硬體電路架構來執行相關運算，以克服一般嵌入式系統上運算能力的限制，以縮短相位重建影像運算所需要花費的時間。另外，為克服硬體常見精確度不足問題，本硬體電路中大多使用IEEE 754浮點數格式來提升計算的精確度。 最後我們以現場可程式化邏輯閘陣列(Field Programmable Gate Array ,FPGA)為開發平台實現並實際測量硬體電路的資源消耗以及運算時間；實驗的結果顯示了本論文所提出的相位展開法則硬體架構能夠得到正確的還原結果，並且有效的降低還原相位圖運算所需要花費的時間以及擁有低硬體資源消耗的優點，因此適合使用於嵌入式的DHM 系統。Item 基於RBF實現紋理辨識之硬體架構(2012) 范哲誠; Zhe-Cheng Fan本論文提出以Recursive Least Mean Square為基礎，結合Fuzzy c-Means分群演算法實作出Radial Basis Function類神經網路之紋理圖辨識系統。在本論文中，Fuzzy c-Means計算紋理圖的質量中心點，Recursive Least Mean Square計算類神經網中的權重係數，希望利用硬體的特性來實現快速運算、低資源消耗、低功率消耗以及擁有良好的效能之硬體架構。 最後我們所提出的硬體架構會在以FPGA為基礎的可程式化系統晶片設計(System On a Programmable Chip，SOPC)之平台上作實際的效能測試。根據使用不同的紋理圖作為測試資料，實驗結果顯示本架構對於紋理圖辨識有良好的分類正確率，且此硬體架構提供了日後高度的延伸性。Item 應用於棘波分類之硬體架構實現(2012) 李偉豪本論文針對快速棘波分類設計了一套專用的架構，並於硬體中實現此架構。本論文採用Generalized Hebbian Algorithm (GHA) 來擷取棘波的特徵值，搭配Fuzzy C-Means (FCM) 演算法將擷取到的棘波特徵值進行分類。GHA演算法可高速計算主成分特徵值供後續分群演算法進行運算，同時利用FCM演算法對於初始質心選取好壞不敏感的特性可獲得較佳的分類結果。為了減少硬體資源的消耗，GHA架構中在計算調整不同組權重值時皆共享相同一塊計算電路，而FCM採用逐步增量計算權重係數與質量中心點，這可以避免原本需要大量儲存空間儲存權重係數矩陣所造成的空間消耗。因此，本論文所提出的架構同時擁有低area cost與高輸出產量的優點。為了驗證本論文所提出的架構有效性，我們於現場可程式邏輯閘陣列 (Field Programmable Gate Array , FPGA) 中實作出本架構，並於嵌入式System-On-Programmable-Chip (SOPC) 平台中進行實際效能量測。實驗結果證明針對棘波分類本論文所提出的架構同時具有低判斷錯誤率、低area cost與高速計算的優點。