理學院

Permanent URI for this communityhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/3

學院概況

理學院設有數學系、物理學系、化學系、生命科學系、地球科學系、資訊工程學系6個系(均含學士、碩士及博士課程),及科學教育研究所、環境教育研究所、光電科技研究所及海洋環境科技就所4個獨立研究所,另設有生物多樣性國際研究生博士學位學程。全學院專任教師約180人,陣容十分堅強,無論師資、學術長現、社會貢獻與影響力均居全國之首。

特色

理學院位在國立臺灣師範大學分部校區內,座落於臺北市公館,佔地約10公頃,是個小而美的校園,內含國際會議廳、圖書館、實驗室、天文臺等完善設施。

理學院創院已逾六十年,在此堅固基礎上,理學院不僅在基礎科學上有豐碩的表現,更在臺灣許多研究中獨占鰲頭,曾孕育出五位中研院院士。近年來,更致力於跨領域研究,並在應用科技上加強與業界合作,院內教師每年均取得多項專利,所開發之商品廣泛應用於醫、藥、化妝品、食品加工業、農業、環保、資訊、教育產業及日常生活中。

在科學教育研究上,臺灣師大理學院之排名更高居世界第一,此外更有獨步全臺的科學教育中心,該中心就中學科學課程、科學教與學等方面從事研究與推廣服務;是全國人力最充足,設備最完善,具有良好服務品質的中心。

在理學院紮實、多元的研究基礎下,學生可依其性向、興趣做出寬廣之選擇,無論對其未來進入學術研究領域、教育界或工業界工作,均是絕佳選擇。

Browse

Search Results

Now showing 1 - 4 of 4
  • Item
    以Kernel為基礎之模糊分群演算法硬體架構實現
    (2012) 歐浩聲; Ou, Hao-Sheng
    本論文根據文獻[12]以及文獻[17],以此兩則文獻中提到的FCM-SC分群演算法的硬體架構和KFCM演算法的硬體架構為基礎,實作以非線性高斯核函式為核距離計算之KFCM[12] 再加上空間資訊[17] 後的分群演算法硬體電路,具有管線化以及可以同時計算所有分群之權重係數的能力。此架構改良了以往KFCM分群演算法對於有雜訊的資料做分群的問題,並且配合KFCM本身可以對非線性資料分群效果較好的能力,所以能夠廣泛地使用在許多的分群資料上,並且都有良好的辨識率。本論文使用FPGA實現我們提出的硬體架構,並使用人工雜訊圖片作為實驗測試資料。實驗結果顯示本架構對於有雜訊的非線性資料分群效果確實較KFCM佳,且架構簡單提供了日後高度的延伸性。
  • Item
    Kernel-Based Fuzzy c-Means分群演算法 硬體架構實現
    (2011) 楊斯閔; Yang Ssu-Min
    本論文根據文獻[6],以其FCM分群演算法的硬體架構為基礎,實作以非線性高斯核函式為核距離計算之KFCM分群演算法硬體電路,具有管線化以及可以同時計算所有分群之權重係數的能力。此架構改良了以往FCM分群演算法對於非線性資料分群效果不佳的問題,並且能夠應用在帶有雜訊的資料。本論文使用FPGA實現我們提出的硬體架構,並使用Iris data與人工雜訊圖片作為實驗測詴資料。實驗結果顯示本架構對於非線性資料分群效果確實較FCM佳,且架構簡單提供了日後高度的延伸性。
  • Item
    以Fuzzy C-Means硬體架構為基礎之快速影像分割之研究
    (2010) 張嘉晏; Chia-Yen Chang
    本論文根據文獻[6]將FCM演算法m值設定為2之硬體架構延伸於適用所有m值的FCM演算法硬體架構。此架構以管線化實現,並且具有平行計算的能力。在論文中我們使用查表法(lookup table)與泰勒展開式,推導出開根號計算之硬體電路,以減少根號運算時所耗費的硬體資源。此外,本論文將模糊分群演算法應用於影像分割的處理,並將FCM演算法之硬體架構延伸至FCM with spatial constraint演算法上,以改善雜訊影響影像分割的結果,以及保有硬體架構平行計算之優點。由實驗結果顯示,所提出的硬體架構能夠快速並有效的將模糊分群演算法應用在影像分割的處理。
  • Item
    高效能管線化架構之快速競爭式學習系統
    (2009) 洪嘉隆; Chia-Lung Hung
    中文摘要 本論文針對競爭式學習(competitive learning,CL)提出了一個全新的管線化(pipeline)架構,能夠有效的加速學習時間,此架構提出了神經元交換(swapping)的機制,來達到了不同訓練向量之間能夠同時進行神經元的競爭,有效增加神經元競爭階段時期的效能。而在神經元更新無可避免的除法部分,我們採用了查表式除法(lookup-table based division),能夠在很低的面積複雜度之下依然擁有很高的精確度,同時有效的降低耗時的除法運算。 此架構以現場可程式邏輯陣列(field programmable gate array,FPGA)為實現平台,我們已測量出以Nios軟核心中央處理器執行此新管線化架構所需的CPU時間,而實驗結果顯示出了CPU時間遠遠低於未搭配硬體電路的Pentium IV處理器。