學位論文

Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73912

Browse

Subject: search.filters.subject.現場可程式化邏輯閘陣列

Search Results

Now showing 1 - 2 of 2
  • No Thumbnail Available
    Item
    以二進制類神經網路為基礎的臉部驗證硬體架構之研究
    (2020) 徐雅盈; Hsu, Ya-Ying
    在近幾年來，人工智慧技術越來越蓬勃發展，應用領域也相當廣泛，不管商業、娛樂、醫學等都能看見其身影，與人類的生活產生密不可分的連結。其中類神經網路的發展最廣為注目，而影像辨識正是最受歡迎的應用。尤其人臉辨識是近年來的研究熱潮。 而人臉辨識通常是以CNN實現，因其辨識方式為分類法，會將未知人臉判別成已知人臉的其中之一。還有為了使人臉辨識系統符合邊緣計算，需在本地設備當中加入嵌入式系統，先行在本地設備收集與分析資料。但因為邊緣計算是具備低成本的設備，計算能力與儲存容量會受限制，故希望能夠找到降低功率以及降低面積的方法進行陌生人臉辨識。 根據以上所敘述的困難，本論文選擇使用Siamese Neural Network來實現陌生人臉辨識，以及整合二進制類神經網路(BNN)，將權重二元化之後，便能減少參數量、降低所佔的硬體電路面積。還有因為FPGA具有靈活性，研究者可以根據實際應用上的不同需求，來建構所需的硬體模組，所以選擇以FPGA來實現陌生人臉辨識系統。
  • No Thumbnail Available
    Item
    以FPGA實現適用於NoC平台上主動型態硬體加速電路-以大尺寸FFT為例
    (2014) 曾一修; TSENG, I-Hsiu
    本論文主要是提出一個硬體架構可以將主動型態硬體加速電路在Network on Chip(NoC)平台上實作，不同於以往採用被動型態硬體電路在System on Chip (SoC)平台上實作，可以避免在SoC上會遭遇搶匯流排(Bus)等問題以及利用主動型態硬體加速電路的特性將資料存放於動態隨機存取記憶體(Dynamic Random Access Memory, DRAM)中。最後利用實現大尺寸的快速傅立葉轉換(Fast Fourier Transform ,FFT)作為例子，以驗證電路的正確性與實用價值。 本硬體電路中使用IEEE 754浮點數格式進行運算，且透過SDRAM Controller將資料存取在SDRAM中，最後以現場可程式化邏輯閘陣列(Field Programmable Gate Array ,FPGA)為開發平台實現且實際測量硬體電路的資源消耗。實驗的結果顯示我們可以降低FPGA上資源的消耗，使其可以處理更大的資料量，與提高電路的重複使用性來降低電路設計的複雜度。