學位論文

Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73912

Browse

Filters

2012 - 20142

Settings

Has files: YesSubject: search.filters.subject.相位展開法則

Search Results

Now showing 1 - 2 of 2
  • No Thumbnail Available
    Item
    以菲涅耳轉換及相位展開為基礎之數位全像顯微鏡在FPGA上之實現
    (2012) 莊子昕
    本論文旨在提出一硬體架構可以將數位全像片還原成原始影像相位圖，此硬體架構適用於嵌入式的數位全像顯微鏡(Digital Holographic Microscopy, DHM)系統，能夠加快運算來即時取得正確的還原全像影像。 本硬體架構採用皆以快速傅立葉轉換(FFT)為基礎的菲涅耳轉換搭配相位展開法則演算法來達到全像圖重建的目的。其中快速傅立葉轉換為高複雜度計算，對於一些需要即時顯示還原影像的應用往往會遇到很大的困難，因此本論文使用硬體電路架構來執行相關運算，以克服一般嵌入式系統上運算能力的限制，以縮短相位重建影像運算所需要花費的時間。另外，為克服硬體常見精確度不足問題，本硬體電路中大多使用IEEE 754浮點數格式來提升計算的精確度。 最後我們以現場可程式化邏輯閘陣列(Field Programmable Gate Array ,FPGA)為開發平台實現並實際測量硬體電路的資源消耗以及運算時間；實驗的結果顯示了本論文所提出的相位展開法則硬體架構能夠得到正確的還原結果，並且有效的降低還原相位圖運算所需要花費的時間以及擁有低硬體資源消耗的優點，因此適合使用於嵌入式的DHM 系統。
  • No Thumbnail Available
    Item
    數位全像顯微鏡之高速相位展開法則電路於FPGA上之實現
    (2014) 陳煥元; Chen-Huan-Yuan
    本論文主要提出一硬體架構實現高速相位展開法則，透過本論文硬體架構可將不連續相位圖還原出與實際物體面貌相符合之連續相位圖。本論文採用定點數運算，令系統架構之資源消耗下降。同時配合廣域型相位展開法則及蛇狀路徑Buffer，使系統架構通則化後，可依照需要處理之不連續相位圖，調整系統架構及延伸法則，並透過高速運算有效降低遞回運算所需時間。 最後將此電路實現於FPGA開發平台進行實際量測硬體資源消耗、運算時間及功率消耗，透過硬體運算結果與軟體運算結果相互驗證後，確認還原結果正確。 依據實驗結果，本論文之系統架構具有資源消耗低、高速運算、複雜性低及系統延伸便利等多項優勢，對於現今需即時運算的嵌入式數位全像系統，本論文所提出之系統架構具有更強競爭力。