學位論文

Permanent URI for this collectionhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/73912

Browse

Has files: YesSubject: search.filters.subject.可程式邏輯陣列

Search Results

Now showing 1 - 2 of 2
  • No Thumbnail Available
    Item
    以Kernel為基礎之模糊分群演算法硬體架構實現
    (2012) 歐浩聲; Ou, Hao-Sheng
    本論文根據文獻[12]以及文獻[17]，以此兩則文獻中提到的FCM-SC分群演算法的硬體架構和KFCM演算法的硬體架構為基礎，實作以非線性高斯核函式為核距離計算之KFCM[12] 再加上空間資訊[17] 後的分群演算法硬體電路，具有管線化以及可以同時計算所有分群之權重係數的能力。此架構改良了以往KFCM分群演算法對於有雜訊的資料做分群的問題，並且配合KFCM本身可以對非線性資料分群效果較好的能力，所以能夠廣泛地使用在許多的分群資料上，並且都有良好的辨識率。本論文使用FPGA實現我們提出的硬體架構，並使用人工雜訊圖片作為實驗測試資料。實驗結果顯示本架構對於有雜訊的非線性資料分群效果確實較KFCM佳，且架構簡單提供了日後高度的延伸性。
  • No Thumbnail Available
    Item
    高效能管線化架構之快速競爭式學習系統
    (2009) 洪嘉隆; Chia-Lung Hung
    中文摘要 本論文針對競爭式學習(competitive learning，CL)提出了一個全新的管線化(pipeline)架構，能夠有效的加速學習時間，此架構提出了神經元交換(swapping)的機制，來達到了不同訓練向量之間能夠同時進行神經元的競爭，有效增加神經元競爭階段時期的效能。而在神經元更新無可避免的除法部分，我們採用了查表式除法(lookup-table based division)，能夠在很低的面積複雜度之下依然擁有很高的精確度，同時有效的降低耗時的除法運算。 此架構以現場可程式邏輯陣列(field programmable gate array，FPGA)為實現平台，我們已測量出以Nios軟核心中央處理器執行此新管線化架構所需的CPU時間，而實驗結果顯示出了CPU時間遠遠低於未搭配硬體電路的Pentium IV處理器。