黃文吉曾一修TSENG, I-Hsiu2019-09-052016-8-252019-09-052014http://etds.lib.ntnu.edu.tw/cgi-bin/gs32/gsweb.cgi?o=dstdcdr&s=id=%22GN060147013S%22.&%22.id.&http://rportal.lib.ntnu.edu.tw:80/handle/20.500.12235/106591本論文主要是提出一個硬體架構可以將主動型態硬體加速電路在Network on Chip(NoC)平台上實作，不同於以往採用被動型態硬體電路在System on Chip (SoC)平台上實作，可以避免在SoC上會遭遇搶匯流排(Bus)等問題以及利用主動型態硬體加速電路的特性將資料存放於動態隨機存取記憶體(Dynamic Random Access Memory, DRAM)中。最後利用實現大尺寸的快速傅立葉轉換(Fast Fourier Transform ,FFT)作為例子，以驗證電路的正確性與實用價值。 本硬體電路中使用IEEE 754浮點數格式進行運算，且透過SDRAM Controller將資料存取在SDRAM中，最後以現場可程式化邏輯閘陣列(Field Programmable Gate Array ,FPGA)為開發平台實現且實際測量硬體電路的資源消耗。實驗的結果顯示我們可以降低FPGA上資源的消耗，使其可以處理更大的資料量，與提高電路的重複使用性來降低電路設計的複雜度。晶片網路系統晶片動態隨機存取記憶體現場可程式化邏輯閘陣列主動型態電路NoCSoCDRAMFPGAActive Hardware