黃文吉程士彰2019-09-052014-8-222019-09-052011http://etds.lib.ntnu.edu.tw/cgi-bin/gs32/gsweb.cgi?o=dstdcdr&s=id=%22GN0698470403%22.&%22.id.&http://rportal.lib.ntnu.edu.tw:80/handle/20.500.12235/106854本論文旨在提出一個相位展開法則硬體電路架構，此硬體架構適用於嵌入式的數位全像顯微鏡(Digital Holographic Microscopy, DHM)系統，能夠加速數位全像顯微鏡系統的相位展開運算來立即取得還原後的影像相位圖。本硬體架構採用以快速傅立葉轉換為基礎的相位展開法則來設計，採用此演算法的原因在於實現出來的硬體架構所需花費的硬體資源比較少，並且對於影像中受到雜訊破壞而產生誤差的影像相位數值，也有能力修正這些錯誤的相位資訊。本硬體架構主要可分為兩種單元所組成，一種是運算單元，另一種是儲存單元；其中所有的運算單元皆以管線化架構的方式實現，而記憶單元則使用on-chip RAM作為提供來源資料以及儲存計算途中的暫時資料或是計算完畢的最終結果。 最後我們以現場可程式化邏輯閘陣列(Field Programmable Gate Array ,FPGA) 為開發平台實現並實際測量硬體電路的資源消耗以及運算時間；實驗的結果顯示了本論文所提出的相位展開法則硬體架構能夠得到正確的還原結果，並且有效的大幅降低相位展開運算所需要花費的時間以及擁有低硬體資源消耗的優點，因此適合使用於嵌入式的DHM系統。數位全像顯微鏡系統晶片設計可程式化邏輯閘陣列相位展開法則