射頻積體電路間連接結構之測試運作方法與具有測試結構之射頻積體電路

dc.contributor國立臺灣師範大學應用電子科技學系zh_tw
dc.contributor.author黃天偉zh_tw
dc.contributor.author吳佩熹zh_tw
dc.contributor.author蔡政翰zh_tw
dc.contributor.author黃益群zh_tw
dc.date.accessioned2014-10-30T09:28:48Z
dc.date.available2014-10-30T09:28:48Z
dc.date.issued2006-08-01zh_TW
dc.description.abstract本發明係揭露一種射頻積體電路間連接結構之測試運作方法與具有測試結構之射頻積體電路,其係將週邊掃描電路與射頻電路結合,在射頻系統晶片的大量生產中提供快速的結構測試方法,並提高系統晶片的可測試性;本發明利用電阻電容或電感電容的隔離電路,連結射頻訊號的傳輸路徑與週邊掃描電路,此隔離電路可克服射頻電路中之負載效應問題,並使得週邊掃描電路對射頻電路的影響降至最小。zh_tw
dc.identifierntnulib_tp_E0611_06_002zh_TW
dc.identifier.urihttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/32298
dc.languagechizh_TW
dc.relation〈中華民國專利證書發明公告號,I 259282〉zh_tw
dc.title射頻積體電路間連接結構之測試運作方法與具有測試結構之射頻積體電路zh_tw

Files

Collections