0.9V低電壓多位元高解析度低通三角積分調變器之研製
| dc.contributor | 國立臺灣師範大學電機工程學系 | zh_tw |
| dc.contributor.author | 郭建宏 | zh_tw |
| dc.date.accessioned | 2014-10-30T09:28:41Z | |
| dc.date.available | 2014-10-30T09:28:41Z | |
| dc.date.issued | 2006-07-31 | zh_TW |
| dc.description.abstract | 隨著可攜式電子產品市場的快速成長，以及人們對於產品輕薄短小和 電池的長時效性要求，低電壓、低功率積體電路技術發展有愈來愈急迫的 需要。然而，電源電壓的下降，雖可有效地節省數位電路的消耗功率，但 卻反而增加類比電路設計的困難。因此，類比電路若要操作在低電壓，又 要維持和高電壓相同的性能，對設計者來說是一項很大的挑戰。 三角積分調變器這項技術非常適合用來實現高解析度、高準確度、及 窄頻要求的類比數位轉換器，這在音頻及通信上有很相當多的應用。在本 計劃的研究中，是要設計一個開關運算放大器合成一個0.9伏特的二階積分 器，及一個新的低電壓多位元量化器的架構；並利用此積分器結合低電壓 多位元量化器合成一個二階多位元的低通三角積分調變器，藉以提升類比 數位轉換器在低電壓應用的解析度，以達到SOC的目標。研究步驟包含以 下四個步驟： (1) 第一部份提出符合需求的二階多位元類比數位轉換器架構，並在回授 路徑不匹配的考量下，利用MATLAB做電路係數的最佳化，求出較佳 的電路架構。 (2) 第二部份在元件的非理想特性下，設計出符合應用範圍的開關式運算 放大器規格。並以CMOS技術設計出符合需求的開關式運算放大器。 (3) 第三部份，設計出低電壓多位元之量化器電路，以符合三角積分調變 器的應用。 (4) 第四部份，以電路特殊技巧設計出僅用一個開關運算放大器合成一個 低電壓二階多位元之積分器，以減少晶片所需面積及消耗功率。再利用此二階積分器，結合多位元量化器電路，合成一個低電壓二階多位 元之低通三角積分調變器，以期能有效提高類比數位轉換時的解析 度，符合低電壓、高性能應用上的需求。 | zh_tw |
| dc.identifier | ntnulib_tp_E0610_04_004 | zh_TW |
| dc.identifier.uri | http://rportal.lib.ntnu.edu.tw/handle/20.500.12235/32224 | |
| dc.language | chi | zh_TW |
| dc.publisher | 行政院國家科學委員會 | zh_tw |
| dc.relation | 〈行政院國家科學委員會計畫，NSC94-2215-E-032-001〉 | zh_tw |
| dc.subject.other | 低功率 | zh_tw |
| dc.subject.other | 低電壓多位元三角積分調變器 | zh_tw |
| dc.subject.other | 低電壓多位元量化器 | zh_tw |
| dc.subject.other | 類比數位轉換器 | zh_tw |
| dc.subject.other | 開關運算放大器 | zh_tw |
| dc.title | 0.9V低電壓多位元高解析度低通三角積分調變器之研製 | zh_tw |