光電工程研究所

Permanent URI for this communityhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/63

本所於民國91年成立碩士班，94年成立博士班。本所成立之宗旨及教育目標在於培育符合社會所需的光電科技專業人才，本所發展目標在於實現學界對於國內產業的關懷與參與之願景，並朝向「產業知識化、知識產業化」的發展趨勢與需求邁進。近年來，本校已轉型為綜合研究型大學，依據校務整體發展計畫與本所發展策略規劃之需求，將能提供本所未來發展之參考與願景。

本所研究方向 ：
一、光電材料與元件模組
二、奈米生醫及醫學影像

Browse

Subject: search.filters.subject.ferroelectric material

Search Results

Now showing 1 - 2 of 2
  • No Thumbnail Available
    Item
    超薄氧化銦基電晶體製程
    (2023) 芮瑋呈; Ray, Wei-Cheng
    由於電晶體的微縮持續發展，處理器核心速度提升為 Moore Law(摩爾定律)，但整體性能的系統與能量消耗問題仍存在瓶頸，記憶體與邏輯內核間數據流量大幅上升，造成功耗損失迫使處理器增加等待數據時間，為了解決此瓶頸利用3DIC(積層型三維積體電路)的異質整合來達成computing-in-memory(CIM)記憶體內運算，並且(Monolithic 3D；M3D) 單體3D有高密度的優勢。除了傳統半導體Poly-Si，氧化物半導體作為通道選擇，具有製程相容性，以免除磊晶高成本低產出缺點，並且氧化物半導體具有低溫製程的優勢，所以能應用在後段製程(BEOL-Back end of line)，此實驗成功濺鍍10nm In2O3(氧化銦) 材料作為通道於鐵電容整合打造出M3D垂直立體結構元件，且在BEOL製程的應用，並以量測結果證實閘極閾值電壓(ID-VG)成功繞出順時鐘的路徑轉換至逆時鐘的路徑，具有鐵電的特性。鐵電電場與極化，P-V量測結果，成功繞出PV-Loop鐵電遲滯曲線，證實In2O3與鐵電容整合的元件，具有鐵電的電容。另外為了改善In2O3通道材料，增加製程上熱預算的限制，成功濺鍍超薄2nm IWO(氧化銦摻鎢)於薄膜電晶體的元件，並有極好電流開關比達到>107 以及很高的載子遷移率10.64 cm2/V-s，IWO作為通道材料，未來應用於BEOL的M3D有很大的潛力，有望大幅提升未來元件的效能。
  • No Thumbnail Available
    Item
    鐵電電晶體之類比式操作與後段製程相容之設計
    (2022) 羅肇豐; LOU, Zhao-Feng
    為達到人工智能（AI）之物聯網（IoT）及高速傳輸之5G/6G科技，高密度的記憶體內/近運算高度需求。近年來各方領域的近記憶體運算與記憶體內建邏輯紛紛被提出，利用各種新興非揮發性記憶體(Emerging non-volatile memory, e-NVM) ，以實現內部存取並執行邏輯操作減少耗時與耗能的問題。本論文便是討論鐵電電晶體之類比式操作與後段製程相容之設計。研究中採用直流 (DC) 掃描、脈衝測量、Endurance和Retention的方法來研究元件特性。因此，第二章會介紹實驗的測量設備和波形設置。在第三章中，驗證雙 HZO 鐵電場效應電晶體 (FeFET) 可多階操作 (MLC)以 提高NVM密度。與單HZO FeFET 相比，金屬層/鐵電層/金屬層/鐵電層/矽基板 (MFMFS) FeFET 能夠在 ±3 V 的超低寫入/抹除電壓 (VP/E) 下實現2-bit位操作，並具有穩定的數據保持能力>104秒和>107次循環的耐用性。此外，通過使用金屬層/鐵電層/介電層/鐵電層/矽基板結構將記憶窗戶(MW)擴大至2.6 V，讀取錯誤率(ER)比單HZO低600倍。兩種雙HZO FeFET都通過使用電壓調整的方案展示具有高度線性和對稱性的深度學習能力。 在第四章中，完成具有>106高開關電流比(Ion/Ioff)和4cm2/V⸳s 遷移率的無退火 In2O3 薄膜電晶體 (TFT)，採用20sccm的Ar和15 W的濺射系統沉積。最後將鐵電電容與In2O3-TFT串聯，成功觀察到磁滯特性，並完成FE電容與In2O3-TFT的面積比對磁滯差異進行實驗驗證。因此，In2O3-TFT 有望在未來與鐵電記憶體整合，用於後端製程 (BEOL)。