電機工程學系

Permanent URI for this communityhttp://rportal.lib.ntnu.edu.tw/handle/20.500.12235/85

歷史沿革

本系成立宗旨在整合電子、電機、資訊、控制等多學門之工程技術，以培養跨領域具系統整合能力之電機電子科技人才為目標，同時配合產業界需求、支援國家重點科技發展，以「系統晶片」、「多媒體與通訊」、與「智慧型控制與機器人」等三大領域為核心發展方向，期望藉由學術創新引領產業發展，全力培養能直接投入電機電子產業之高級技術人才，厚植本國科技產業之競爭實力。

本系肇始於民國92年籌設之「應用電子科技研究所」，經一年籌劃，於民國93年8月正式成立，開始招收碩士班研究生，以培養具備理論、實務能力之高階電機電子科技人才為目標。民國96年8月「應用電子科技學系」成立，招收學士班學生，同時間，系所合一為「應用電子科技學系」。民國103年8月更名為「電機工程學系」，民國107年電機工程學系博士班成立，完備從大學部到博士班之學制規模，進一步擴展與深化本系的教學與研究能量。

News

系所網址：https://www.ee.ntnu.edu.tw/

Browse

Filters

2006 - 20093

Settings

Author: search.filters.author.郭建宏Subject: search.filters.subject.開關運算放大器

Search Results

Now showing 1 - 3 of 3
  • No Thumbnail Available
    Item
    0.9V以下低電壓應用於寬頻之低通三角積分調變器之研製
    (行政院國家科學委員會, 2007-07-31) 郭建宏
    隨著可攜式電子產品市場的快速成長，以及人們對於產品輕薄短小和 電池的長時效性要求，低電壓、低功率積體電路技術發展有愈來愈急迫的 需要。然而，電源電壓的下降，雖可有效地節省數位電路的消耗功率，但 卻反而增加類比電路設計的困難。因此，類比電路若要操作在低電壓，又 要維持和高電壓相同的性能，對設計者來說是一項很大的挑戰。 三角積分調變器這項技術非常適合用來實現高解析度、高準確度的類 比數位轉換器，這在通信上有很相當多的應用。在本計劃的研究中，是要 設計一個可操作在寬頻、0.9伏特以下的開關運算放大器，進而合成一個低 電壓的二階積分器，及一個新的低電壓多位元寬頻的低通三角積分調變 器，藉以提升類比數位轉換器在低電壓應用層面，以達到SoC的目標。研究 步驟包含以下四個步驟： (1) 第一部份提出符合需求的高階多位元類比數位轉換器架構，並在回授 路徑不匹配的考量下，利用MATLAB做電路係數的最佳化，求出較佳 的電路架構。 (2) 第二部份在元件的非理想特性下，以CMOS技術設計出符合寬頻應用範 圍的開關式運算放大器。 (3) 第三部份，以電路特殊技巧設計出僅用一個開關運算放大器合成一個 低電壓二階多位元之積分器，以減少晶片所需面積及消耗功率。再利 用此二階積分器，結合多位元量化器電路，合成一個低電壓高階多位 元之低通寬頻三角積分調變器，以期能有效提高類比數位轉換時的解 析度，符合低電壓、高性能應用上的需求。
  • No Thumbnail Available
    Item
    具數位校正電路之低電壓三角積分調變器設計
    (行政院國家科學委員會, 2009-07-31) 郭建宏
    隨著積體電路製程技術不斷的演進，積體電路的操作電壓持續地下 降，數位電路的速度及性能也不斷的提升。然而，由於元件的臨界電壓並 沒有隨著供應電壓等比例的降低，因此造成電晶體過趨動電壓的不足，進 而影響類比數位轉換電路的特性表現。在晶片系統(System-on-Chip, SoC) 的前提下，如何提升類比數位轉換器在低電壓操作下性能，便成為現在相 當重要的課題。 三角積分調變器技術由於其超取樣的特性，使得它非常適合用來實現 高解析度、高準確度的類比數位轉換器，我們可以在無線通信及需要高解 析的積體電路上發現它的很多應用。在本計劃的研究中，即是要利用在低 電壓操作的三角積分調變器，完成類比數位轉換器的功能。然而，低電壓 造成過趨動電壓不足，勢必造成性能的大幅下降。因此，本計劃主要目標 是結合數位校正電路的技術，來提高低電壓類比數位轉換器的性能。研究 步驟包含以下三個步驟： (1) 第一部份，分析類比電路的非理想特性在三角積分調變器中的影響， 最主要是指類比電路中的線性誤差部份。根據這些結果，提出數位方 式校正性能的演算法，以補償類比元件性能的不足，並由MATLAB驗 證此電路的可行性及最佳化，以達到高解析的目標。 (2) 第二部份電路的設計，以CMOS設計出符合音頻應用且操作在0.8V以下 的開關式運算放大器，接著結合量化器電路，以實現一個低電壓操作 的三角積分調變器。 (3) 第三部份根據所提出的演算法，以數位信號處理的方式實現類比校正 補償電路，並接著結合低電壓三角積分調變器，以期能有效提高類比 數位轉換時的解析度，並符合低電壓、高性能應用上的需求。
  • No Thumbnail Available
    Item
    0.9V低電壓多位元高解析度低通三角積分調變器之研製
    (行政院國家科學委員會, 2006-07-31) 郭建宏
    隨著可攜式電子產品市場的快速成長，以及人們對於產品輕薄短小和 電池的長時效性要求，低電壓、低功率積體電路技術發展有愈來愈急迫的 需要。然而，電源電壓的下降，雖可有效地節省數位電路的消耗功率，但 卻反而增加類比電路設計的困難。因此，類比電路若要操作在低電壓，又 要維持和高電壓相同的性能，對設計者來說是一項很大的挑戰。 三角積分調變器這項技術非常適合用來實現高解析度、高準確度、及 窄頻要求的類比數位轉換器，這在音頻及通信上有很相當多的應用。在本 計劃的研究中，是要設計一個開關運算放大器合成一個0.9伏特的二階積分 器，及一個新的低電壓多位元量化器的架構；並利用此積分器結合低電壓 多位元量化器合成一個二階多位元的低通三角積分調變器，藉以提升類比 數位轉換器在低電壓應用的解析度，以達到SOC的目標。研究步驟包含以 下四個步驟： (1) 第一部份提出符合需求的二階多位元類比數位轉換器架構，並在回授 路徑不匹配的考量下，利用MATLAB做電路係數的最佳化，求出較佳 的電路架構。 (2) 第二部份在元件的非理想特性下，設計出符合應用範圍的開關式運算 放大器規格。並以CMOS技術設計出符合需求的開關式運算放大器。 (3) 第三部份，設計出低電壓多位元之量化器電路，以符合三角積分調變 器的應用。 (4) 第四部份，以電路特殊技巧設計出僅用一個開關運算放大器合成一個 低電壓二階多位元之積分器，以減少晶片所需面積及消耗功率。再利用此二階積分器，結合多位元量化器電路，合成一個低電壓二階多位 元之低通三角積分調變器，以期能有效提高類比數位轉換時的解析 度，符合低電壓、高性能應用上的需求。