Repository logo
Communities & Collections
All of DSpace
  • English
  • العربية
  • বাংলা
  • Català
  • Čeština
  • Deutsch
  • Ελληνικά
  • Español
  • Suomi
  • Français
  • Gàidhlig
  • हिंदी
  • Magyar
  • Italiano
  • Қазақ
  • Latviešu
  • Nederlands
  • Polski
  • Português
  • Português do Brasil
  • Srpski (lat)
  • Српски
  • Svenska
  • Türkçe
  • Yкраї́нська
  • Tiếng Việt
Log In
New user? Click here to register.Have you forgotten your password?
  1. Home
  2. Browse by Author

Browsing by Author "莊臺寶"

Filter results by typing the first few letters
Now showing 1 - 2 of 2
  • Results Per Page
  • Sort Options
  • No Thumbnail Available
    Item
    立體攝影辨識物體景深的技術應用於戶外場景
    (2005) 莊臺寶; Tai-pao Chuang
    立體感知是由於人類雙眼視差所產生的兩張影像,合成後自然形成的感受。也因為如此,人才能識別物體的相對位置。 有關立體視覺的研究中,有些著眼於模擬兩眼取像的架構,分別由一或二台照相機,前後或同時取得一組視差影像;有些則是著重於視差影像相對位置的理論分析,有些是以視差影像為素材進行影像分析比對,分類等工作。 本研究,主要分為二部份:首先,是以一台照相機,在不同位置上各拍攝一次,取得一組視差影像,並對此組視差影像進行分析,求取照相機內部與外部的計算參數。其次,利用照相機的內外部參數,推估其他組視差影像中,各個不同物件的相對位置。 本研究,使用Casio Z4與Pentax S5i二種廠牌的數位照相機進行實驗,分別求得照相機的參數,得迴歸方程式,並以此參數進行物體景深推估。Casio照相機的迴歸方程式為 zd =24.028×b,焦距為24.028;Pentax照相機的迴歸方程式為 zd =25.637×b,焦距為25.637。其中:z: 標記物件與照相機的距離(單位為公尺),d:兩張視差影像中,對應的標記物件間之間距(單位為像素),b: 兩次拍攝相機的水平距離(單位為公分)。並在師大圖書館美術展場,分部校園進行取像,並分析各物件的景深。
  • No Thumbnail Available
    Item
    高斯正規基底有限場乘法器具容錯架構之電路設計
    (2011) 莊臺寶; Tai-Pao Chuang
    Miller 與 Koblitz曾提出橢圓曲線密碼系統(ECC)的使用。在相同安全等級下,ECC密碼系統的金鑰位元數要比RSA密碼系統少很多。例如:在相同安全等級下,RSA密碼系統的金鑰需使用1024個位元,但ECC密碼系統只需使用160個位元。ECC密碼系統計算速度比RSA密碼系統快。在計算資源有限的設備下,這項優點使得ECC密碼系統的選用,更具吸引力,如:行動智慧型手機。不幸的是智慧型手機上的密碼系統,對於側通道攻擊非常脆弱,包括植入錯誤式破解密碼攻擊法。 ECC密碼系統高度依賴有限場算術運算,特別是伽羅瓦有限場GF(2m)。這些算術運算包括:加法、乘法、乘法反元素與次方。使用互斥或閘,很容易達成加法運算。乘法反元素與次方,比加法與乘法需要耗用更多的時間,但是可以用迭代式乘法達成。因此一個有效率的有限場乘法器是密碼系統應用的基本工具。 近來發展的植入錯誤式破解密碼攻擊法,是針對對稱式與非對稱式加密演算法,將錯誤植入密碼系統,己經被證明是一種有效的破解密碼攻擊方法。側通道攻擊是使用特定故意植入的錯誤,加諸於加密設備中,進行錯誤分析。只要少量的側通道資訊,就能破解這種設備的安全性。加密設備的錯誤輸出,會引起主動攻擊。因此從攻擊者角度思考,最簡單的保護加/解密電路的方法,就是確定是正確的值,才由加密設備輸出。 針對對稱式與非對稱式密碼系統,很多錯誤偵測的機制被提出來,能輸出正確的值。針對有限場算術運算,也有很多錯誤偵測的機制被發展出來,如:同位元預測函數,時間冗餘方式等。然而一些單一錯誤不能被激發,以及對於現有設備已存在的錯誤無法偵測出來。 超大型積體電路(VLSI)通常不易測試,其理由之一,如:高比率的設備接點,這使得在VLSI晶片中的內部訊號線,可控制性與可觀察性非常有限。為解決此測試問題,可測試性設計是常用的方式。所以我們提出自我偵測交互邏輯位元並列輸入並列輸出高斯正規基底乘法器,來達成即時錯誤偵測、即時錯誤修正與離線測試能力。 更進一步,我們需要即時錯誤偵測與即時錯誤修正能力。針對抵抗植入錯誤式破解密碼攻擊法的有限場算術運算,有很多錯誤偵測的機制被發展出來。雖然現存的高斯正規基底乘法器,具有錯誤偵測的能力,但在同一時間,都僅能容忍一個模組發生錯誤,都無法容忍多個模組發生錯誤。 我們提出位元並列輸入並列輸出高斯正規基底容錯乘法器。其容錯機制是利用資料冗餘技術來達成CED、CEC能力,乘法器並沒有經過特殊電路設計。其容錯設計,可適用於N個模組冗餘,而且系統的穩定度能隨著t增加而增加。

DSpace software copyright © 2002-2025 LYRASIS

  • Privacy policy
  • End User Agreement
  • Send Feedback