Repository logo
Communities & Collections
All of DSpace
  • English
  • العربية
  • বাংলা
  • Català
  • Čeština
  • Deutsch
  • Ελληνικά
  • Español
  • Suomi
  • Français
  • Gàidhlig
  • हिंदी
  • Magyar
  • Italiano
  • Қазақ
  • Latviešu
  • Nederlands
  • Polski
  • Português
  • Português do Brasil
  • Srpski (lat)
  • Српски
  • Svenska
  • Türkçe
  • Yкраї́нська
  • Tiếng Việt
Log In
New user? Click here to register.Have you forgotten your password?
  1. Home
  2. Browse by Author

Browsing by Author "柯智馨"

Filter results by typing the first few letters
Now showing 1 - 1 of 1
  • Results Per Page
  • Sort Options
  • No Thumbnail Available
    Item
    氧化釔摻鋯堆疊閘極介電層之特性以及漏電機制研究分析
    (2014) 柯智馨; Ko, Chih-Hsin
    氧化釔為一個高介電係數(~12-18)材料、寬的能隙(5.5 eV)、熱穩定度高, 且與矽的相容度很高,但氧化釔容易與矽產生擴散形成界面層造成介電係數 的下降。另一方面,由於氧化鋯結晶溫度較低,在高溫製程後會容易有結晶 的現象,造成更大的漏電流產生。選擇氧化釔做為基礎,而後摻雜鋯至氧化 釔中形成介電層,接著覆蓋一層氮化鋯做為一層阻擋層,希望能減少擴散的 產生。最後鍍上一層鈦金屬,在不同溫度的快速熱退火之後,量測該電容器 的電性與物性。 本研究主要是利用共濺鍍的方式將鋯摻雜於氧化釔層,並且進行550 oC、 700 oC 和850 oC 的快速熱退火, 接著將鋁電極沉積上去就會形成 Al/Ti/ZrN/Y2O3+Zr/ Y2O3/p-Si 和Al/Ti/Y2O3+Zr/Y2O3/p-Si 兩種結構。實驗結果顯示摻雜鋯後,會使高介電係數介電層在高溫製程後會有結晶的現象產生,導致薄膜表面較粗糙;覆蓋一層氮化鋯,可以減少擴散現象的發生,但如果 氮化鋯的厚度不足,還是會有擴散產生。另外,電性方面,本實驗有量測許 多薄膜的電性數據包括在不同的量測溫度下所得到的漏電流值、由C-V 所 得之介電係數、平帶電壓的偏移量、薄膜的漏電流傳導機制等。

DSpace software copyright © 2002-2025 LYRASIS

  • Privacy policy
  • End User Agreement
  • Send Feedback